硬件 揭秘3nm/2nm工艺的新一代晶体管结构( 四 )
SRB的另一个术语是虚拟衬底 。传统上，硅衬底决定了沉积或生长在其顶部的所有外延层的晶格常数 。
沟道和源极/漏极中应变的性质取决于该层相对于硅衬底之间的晶格常数的相对差异 。Agrawal说，“对于SRB或虚拟衬底，我们通过在硅衬底顶部生长松弛的Si 0.7 Ge 0.3缓冲层来改变衬底本身的晶格常数 。沉积在该缓冲层顶部的所有后续层将相对于Si 0.7 Ge 0.3应变 。通过改变松弛Si 0.7形式的衬底晶格常数Ge 0.3缓冲液，我们可以实现应变纳米片CMOS 。”
其他公司则采取不同的方法 。例如，在IEDM上，IBM发表了一篇用后形成沟道工艺在带有应变SiGe沟道的纳米片pFET的论文 。
使用这种方法，IBM的pFET纳米片峰值空穴迁移率提高了100%，相应的沟道电阻降低了40%，同时将次淋姐电压值斜率保持在70mV / dec以下 。
文章图片
图3：沿栅极柱M1外延生长4 nm厚的Si 0.65 Ge 0.35的堆叠SiGe NSs沟道的截面STEM图像和EDX元素图 。Wsheet ＝ 40nm 。资料来源：IBM
IBM在流程的后半部分而不是在一开始就形成SiGe沟道 。“我们意识到，在此过程的早期就开始进行SiGe生长外延对应变是无效的 。这也给制造过程带来了复杂性和成本 。” IBM的Mochizuki说 。“通过我们的新技术，SiGe层中的应变得以保留 。发生这种情况的原因是此过程基于SiGe外延后向方案，对于提高性能至关重要 。
更具体地说，IBM在沟道释放过程之后开发SiGe沟道 。沟道释放后，水平和垂直修整硅纳米片 。然后，在修整后的硅纳米片周围选择性包裹一个SiGe层，称为SiGe覆层 。Mochizuki说，“最终的结构是带有薄硅纳米片芯的SiGe覆层 。通过将载流子限制在SiGe覆盖层内，可以在应变的SiGe沟道层中提高载流子迁移率 。”
结论
GAA FET面临几个制造挑战，而且成本非常高昂，以至于尚不清楚有多少芯片制造商能够负担得起 。幸运的是，它不是唯一选择 。先进的封装和新的架构肯定会在当前和未来的设备中发挥更大的作用 。
没有一种技术可以满足所有需求 。因此，至少就目前而言，这些都是选择 。
访问:
京东商城
推荐阅读
- 硬件 “脑机接口”耳机开始预订 这是不是噱头？
- 硬件 传地平线计划赴美IPO：筹资10亿美元
- 硬件 消息称宁德时代计划在上海建立新的电池工厂
- 硬件 QNAP推出TVS-x72X万兆NAS新品：支持4K HDMI和M.2 NVMe SSD
- 硬件 优派推出Elite XG251G与XG271QG游戏显示器 英伟达Reflex技术加持
- 硬件 兆易创新发布首款自有品牌DRAM产品
- 硬件 沃尔玛意外曝光入门级自品牌Android TV电视棒和4K机顶盒
- 硬件 2021年《自然》TTL摄影师大奖落下帷幕：野生动物大放异彩
- 硬件 Blue Abyss正在建造全球最大和最深的室内游泳池
- 证券日报 高利润医美业揭秘：上游“躺赚” 中下游“吃土”