文章图片
沉积金破坏了 2D 半导体 。 但是铟和锡沉积在二硫化钼上 ， 保护半导体
与 Kumar 研究不同的是 ， 芯片制造商台积电和英特尔找到了不同的解决方案——锑 。 台积电专门研究低维芯片的 Han Wang 表示 ， 通过使用半金属作为触点材料来降低半导体和触点之间的能量障碍 。 半金属（例如锑）是一种介于金属和半导体之间且带隙为零的材料 ， 由此产生的肖特基势垒非常低 ， 因而台积电和英特尔设备的电阻都很低 。
此前 ， 台积电曾研究过另一种半金属——铋 ， 但它的熔点太低 。 Wang 表示 ， 锑具有更好的热稳定性 ， 这意味着它与现有的芯片制造工艺更兼容 ， 产生更持久的器件 ， 并允许芯片制造过程的后半部分具有更大的灵活性 。
除了制造更好的器件之外 ， IMEC 的研究人员在探索商用 300 毫米硅晶圆上集成 2D 半导体的途径 。 使用 300 毫米晶圆 ， IMEC 探索了 2D 器件最终可以到达多小 。 研究人员使用二硫化钨作为半导体 ， 进而形成了双栅极晶体管 ， 其中二硫化钨夹在顶部和底部电极之间 ， 控制电流通过 。 通过使用模式技巧 ， 他们将顶部栅极缩小到 5 纳米以下 。 但是该特定设备的性能并不理想 ， 不过研究者指出了改进方法 。
文章图片
IMEC 制造了一种栅极长度小于 5 纳米的二硫化钨晶体管
当今 ， 主流的芯片架构采用横向传输场效应晶体管（FET） ， 例如鳍式场效应晶体管（FinFET） ， 因硅体类似鱼背鳍而得名 。 FinFET 在设计上沿着晶圆表面对晶体管分层 ， 电流沿水平方向流动 。 但是 ， 为了继续缩小器件的尺寸 ， 同时仍然驱动足够的电流通过 ， 领先的芯片制造商正在转向纳米级器件 。
尽管像 IMEC 这样的双栅器件是 2D 研究的标准 ， 但是 ， 来自北京大学和国家脉冲强磁场科学中心的工程师们却更进一步 。 由吴燕庆教授领导的研究小组使用两层二硫化钼模拟了这种结构 。 事实证明 ， 该器件不仅仅是其各部分的总和 ， 与其单层器件相比 ， 2D 纳米片的跨导要领先两倍 ， 这意味着对于给定的电压 ， 它可驱动的电流是其他器件的两倍多 。
英特尔模拟了更极端版本的堆叠式 2D 器件 ， 研究人员使用了六层二硫化钼和 5 纳米栅极长度 ， 而吴燕庆教授领导研究小组只使用了两层二硫化钼和 100 纳米栅极长度 。 与具有相同垂直高度和 15 纳米栅极长度的模拟硅器件相比 ， 2D 器件封装在两个纳米薄片中 ， 性能更好 。 尽管电子通过二硫化钼的速度比通过硅的速度要慢 ， 并且接触电阻要高得多 。
推荐阅读
- 苏宁|可循环包装规模化应用 苏宁易购绿色物流再上新台阶
- IT|95306铁路货运电子商务平台升级上线 可24小时办理货运业务
- 硬件|Yukai推Amagami Ham Ham机器人：可模拟宠物咬指尖
- Apple|苹果高管解读AirPods 3代技术细节 暗示蓝牙带宽可能成为瓶颈
- 识别|天津滨海机场RFID行李全流程跟踪系统完成建设 行李标签识别成功率可提升至99%
- IT|新航空图像拍摄系统Microballoon：可重复使用且成本更低
- Microsoft|微软推Viva Insights插件 定时邮件可根据时区推荐发送时间
- Apple|法官称苹果零售店搜包和解协议虽不完美，但可继续进行
- 视点·观察|科技行业都在谈论“元宇宙”，可是它还不存在
- IT|为什么感染飙升但死亡人数有限？研究显示T细胞可防止奥密克戎引发重症